#### ALMA MATER STUDIORUM – UNIVERSITY OF BOLOGNA DEIS - DEPARTMENT OF ELECTRONICS, COMPUTER ENGINEERING AND SYSTEMS



### Laboratorio di Sistemi Digitali M A.A. 2010/11

**Primiano Tucci** 

primiano.tucci@unibo.it

www.primianotucci.com

2 – Introduzione Altera Quartus II e schede di sviluppo Altera-Terasic DE1

![](_page_1_Picture_0.jpeg)

# Altera Quartus II

Quartus II è l'ambiente di sviluppo della Altera, che consente la progettazione di sistemi digitali sia in modalità grafica (block diagram) che testuale (VHDL ed altri)

#### Versione gratuita: Altera Quartus II Web Edition

http://www.altera.com/products/software/quartus-ii/web-edition/qts-we-index.html

![](_page_1_Picture_6.jpeg)

Laboratorio di Sistemi Digitali M - 2 – Introduzione Altera Quartus II e schede di sviluppo Altera-Terasic DE1 primiano.tucci@unibo.it - www.primianotucci.com

A.A. 2010/11

Primiano Tucci – University of Bologna

![](_page_2_Picture_0.jpeg)

### **Installazione Quartus II**

Destination Directory: C:\Altera	
Available Space: 269GB Temporary Directory for installation files:	spazi. Molti script della Altera hanno problemi a riguardo)
C:\Users\user\AppData\Local\Temp Select Available Space: 269GB  C:\Users aved installation files after completion.  Program Folder	<ul> <li>Nelle opzioni del setup potete selezionare solo la famiglia Cyclone II</li> </ul>
> Introduction     Specify the Program Folder:       > License     Altera       Existing Folders:     Existing Folders:	per risparmiare spazio sul disco.
Solution Select     Accessories     Administrative Tools     EAGLE Layout Editor 5.6.0     ExpressPCB     ExpressPCB	
Summary     Summary     Summary     Summary     Summary     InfanView	
> Installation Kaspersky Internet Security 2009 LightScribe Direct Disc Labeling +	

Laboratorio di Sistemi Digitali M - 2 – Introduzione Altera Quartus II e schede di sviluppo Altera-Terasic DE1 Primiano Tucci – University of Bologna primiano.tucci@unibo.it - www.primianotucci.com

![](_page_3_Picture_0.jpeg)

New project wizard (1/5)

, Top-Level Entit	y [page 1 of 5]		
ry for this project?			
oject?			
o-level design entity for this	project? This name is ca	se sensitive and must exac	tly match the entity nar
an			
=, o r	ory for this project? roject? op-level design entity for this	ory for this project? roject? op-level design entity for this project? This name is ca	ory for this project? roject? op-level design entity for this project? This name is case sensitive and must exac

![](_page_4_Picture_0.jpeg)

### Add files (2/5) : lasciate in bianco

<u>F</u> ile name:						
File Name	e Type L	Library	Design Entry/Synthesis Tool	HDL Version		A
						Re
						Pr

Laboratorio di Sistemi Digitali M - 2 – Introduzione Altera Quartus II e schede di sviluppo Altera-Terasic DE1

A.A. 2010/11

Primiano Tucci – University of Bologna

![](_page_5_Picture_0.jpeg)

• Family & Device settings (3/5). Family: Cyclone II. EP2C20F484C7

Eamily: Cyclor Devices: All Target device – C Auto device C Specific der C Other: n/a	ne II e selected by the Fitt vice selected in 'Ava	er ilable devi	ces' list	Package:       Any       ▼         Pin count:       Any       ▼         Speed grade:       Any       ▼         ✓       Show advanced devices       ▼         ✓       HardCopy compatible only       ►		
vailable devices	:	1		Momory Pitc	Embedded multiplier 9-bit elemen	• •
Name	Core Voltage	LEs	User 1/0s	Memory bits		its_
Name EP2C20F484C6	Core Voltage 1.2V	LEs 18752	315	239616	52	its <u> </u>
- Name EP2C20F484C6 EP2C20F484C7	Core Voltage 1.2V 1.2V	LEs 18752 18752	315 315	239616 239616	52 52	
Name           EP2C20F484C6           EP2C20F484C7           EP2C20F484C8	Core Voltage 1.2V 1.2V 1.2V	LEs 18752 18752 18752	Oser 1/05           315           315           315           315	239616 239616 239616	52 52 52	• •

Laboratorio di Sistemi Digitali M - 2 – Introduzione Altera Quartus II e schede di sviluppo Altera-Terasic DE1

A.A. 2010/11

Primiano Tucci – University of Bologna

![](_page_6_Picture_0.jpeg)

#### • EDA Tool Settings (4/5). Lasciate in bianco $\rightarrow$ Finish

	Taal Nama	Format(a)	Due Tool Automatically
Design Entry/Synt			Run this tool automatically to synthesize the current
Simulation	<none></none>	<none></none>	Run gate-level simulation automatically after compile
Timing Analysis	<none></none>	<none></none>	Run this tool automatically after compilation
Formal Verification	<none></none>	-	
Board-Level	, Timing	<none></none>	<b>V</b>
	Symbol	<none></none>	
	Signal Integrity	<none></none>	
	Boundary Scan	<none></none>	

Laboratorio di Sistemi Digitali M - 2 – Introduzione Altera Quartus II e schede di sviluppo Altera-Terasic DE1

A.A. 2010/11

Primiano Tucci – University of Bologna

![](_page_7_Picture_0.jpeg)

- Ogni progetto DEVE contenere almeno una top-level entry (entità vhdl o schema a blocchi) che si chiama <u>esattamente</u> come il progetto.
- Le sue porte devono chiamarsi esattamente come i pin dell'FPGA che importate (vedi slide successive) oppure assegnato utilizzando il *pin planner*.

![](_page_7_Figure_5.jpeg)

Laboratorio di Sistemi Digitali M - 2 – Introduzione Altera Quartus II e schede di sviluppo Altera-Terasic DE1

A.A. 2010/11

Primiano Tucci – University of Bologna

![](_page_8_Picture_0.jpeg)

# Flusso di sintesi

![](_page_8_Figure_3.jpeg)

#### Compile Design Doppio click per sintetizzare e generare il file di programmazione

#### RTL Viewer Mostra la logica RTL inferita dal design (UTILIZZATELO!)

#### Technology Map Viewer

Mostra il risultato del mapping sulle celle logiche dell'FPGA

Program Device Programma l'FPGA (in maniera volatile)

![](_page_9_Picture_0.jpeg)

#### **Schede dimostrative Terasic-Altera DE1**

![](_page_9_Figure_3.jpeg)

Laboratorio di Sistemi Digitali M - 2 – Introduzione Altera Quartus II e schede di sviluppo Altera-Terasic DE1

A.A. 2010/11

Primiano Tucci – University of Bologna

![](_page_10_Picture_0.jpeg)

# Mapping I/O FPGA su schede DE1

- Scaricare file con i mapping dei PIN I/O <u>ftp://ftp.altera.com/up/pub/Altera\_Material/9.1/Boards/DE1/DE1.qsf</u>
- Importare assignment nel progetto (menu Assignments → Import Assignments):
- Per i nomi dei PIN fate riferimento al file (DE1\_Schematic.pdf) nello zip DE1 (o alla figura precedente)

ments P <u>r</u> ocessing <u>T</u> ools <u>\</u>	<u>N</u> indow <u>H</u> elp	
<u>D</u> evice		
<u>S</u> ettings	Ctrl+Shift+E	S Import Assignments
TimeQuest Timing Analyzer <u>W</u> i	zard	Specify the source and categories of assignments to import.
Assignment Editor	Ctrl+Shift+A	File name: D:/Download/DE1.gsf
Pi <u>n</u> Planner	Ctrl+Shift+N	
Remove Assignments	1	Copy existing assignments into nome_progetto.qsf.bak befo
Back-Annotate Assignments		
Import Assignments		OK Cancel
Export Assignments		
Assignment <u>G</u> roups		
LogicLock Regions Window	Alt+L	
Design Partitions Window	Alt+D	

![](_page_11_Picture_0.jpeg)

# Programmazione – Installazione driver

- Dopo aver collegato il cavo usb ed acceso la scheda, installate il driver della USB-blaster
- Percorso del driver: c:\Altera\10.1sp1\quartus\drivers\usb-blaster

![](_page_11_Picture_5.jpeg)

![](_page_12_Picture_0.jpeg)

### Programmazione

#### Task → Program Device (Open Programmer)

Programmer - d File Edit View Programmer	l:/Elettronica/HWBrea ocessing <u>T</u> ools <u>W</u> indov	kout_DE1/HWBre v	akout_DE1 -	HWBreakou	t_DE1 - [	<u>_   ×</u>
📥 Hardware Setu	p. \$B-Blaster [USB-1]	Mode: JTAG	мах <del>и</del>		Progress:	
) Enable real-time	ISP to allow background	programming (for i	MAX 11 and MA	(X V devices)		
🏓 Start	File	Device	Checksum	Usercode	Program/ Configure	Verify
Stop	HWBreakout_DE1.sof	EP2C20F484	00500A9C	FFFFFFF		
Auto Detect						
× Delete						
🗳 Add File	•					F
👺 Change File						-
🔛 Save File						
Add Device						
📫 Up						
Down	TD0	54				-
	1					

Laboratorio di Sistemi Digitali M - 2 – Introduzione Altera Quartus II e schede di sviluppo Altera-Terasic DE1 Primiano Tucci – University of Bologna primiano.tucci@unibo.it - www.primianotucci.com